Utiliza este identificador para citar o vincular este elemento: http://hdl.handle.net/10553/21108
Títulos: Implementación de búsquedas regulares en una plataforma para el procesamiento de paquetes de red en FPGA Xilinx Zynq
Autores/as: B. Alfaro, Yubal
Director/a de tesis doctoral: P. Carballo, Pedro
Domínguez, Adrián
Clasificación UNESCO: 330790 Microelectrónica
330793 Microelectrónica. Diseño
Palabras clave: FPGA, HLS, SoC, hardware
Fecha de publicación: 2016
Resumen: <p>This paper describes the design and implementation of a next-generation firewall, which consists in a source IP address detector based on Counting Bloom Filters (CBF) on a Xilinx Zynq configurable platform, in order to detect and block connections that are considered a threat to the user.</p>
URI: http://hdl.handle.net/10553/21108
Aparece en la colección:Trabajo final de grado

Archivos en este elemento:
Archivo Descripción TamañoFormato 
Memoria_TFG_Yubal_Barrios_Alfaro_2015_2016.pdf5,91 MBAdobe PDFObserva/Abre
Muestra el registro completo del elemento

Google ScholarTM

Verifica


Este elemento está sujeto a una licencia Licencia Creative Commons Creative Commons